メインボードがチップセットよりも多くのPCIeレーンを提供するにはどうすればよいですか？
私は現在、新しいコンピューターの部品を選択しています。主な焦点は、PCIExpressの高速化と多数のスロットです。この反復では、おそらくIntelZ97チップセットを搭載したボードを選択します。仕様によると、Z97チップセットは16レーン、8/8、または8/4/4構成で合計16レーンのGen3と8レーンのGen2を提供します。ただし、メインボードには4つのPCIeスロットがあり、16/16、16/8/8、および8/8/8/8 Gen3レーンで構成できます。これらの4つのポートはGen3の理論的には電気的に機能するだと思いますが、一部はGen2のみを使用します。しかし、チップセットが実際にサポートするよりも多くのレーンをどのように提供できるでしょうか。ボードには、必要に応じてレーンで使用可能な帯域幅を分散し、高負荷状態のときに合計帯域幅を32レーンではなく16レーンに制限するPCIeスイッチがありますか？
マザーボードがチップセットが提供するよりも多くのPCI-eレーンを提供できる方法は2つあります。
- 最近のCPUの中には、独自のPCI-eレーンを提供するものがあります。 （チップセットによって提供されるレーンに加えて）
- 追加のPCI-eレーンを提供するPCI-eスイッチがあります。これを
Yの形と考えてください。 Yの下部は、マザーボードの通常の場所（チップセットやCPUなど）に接続された16個のPCI-eレーンにすることができます。 Yの上の2つの部分も16レーンを提供しますただし、両方のカードから両方のシステムの残りの部分に同時に完全なスループットを維持することはできません。ただし、「上位Y接続」のbandwitdhの合計が、ベースのbandwitdhを永続的に超えない場合は正常に機能します。
これは、両方のカードが高速でバースト性のあるデータを必要とする場合に正常に機能します。
編集：これらのスイッチの一部は、カード間PCI-e接続も許可します。一般的なセットアップでは、PCI-eを介して2つのGPUを接続する必要があるため、これは適切です。 （NVidia SLI、AMD XDMA）。このような場合、デスクトップの残りの部分への帯域幅はそれほど制約されません。